과학기술정보통신부	보도자료

보도시점	2023. 6. 1.(목) 15:30 (2023. 6. 2.(금) 조간)	배포	2023. 6. 1.(목) 09:00

반도체 설계 전공 대학생을 위한

내 칩(My Chip) 제작 서비스 착수

- 올해 시범 서비스로 약100명 및 내년부터 연(年) 500명 이상 칩 제작 목표

- 기존 한국전자통신연구원(ETRI)-서울대학교-대구경북과학기술원(DGIST)

팹 보강 및 상호 연계하여 제작 지원

과학기술정보통신부(장관 이종호, 이하 과기정통부)는 6월 1일 한국전자통신연구원에서 ‘반도체 설계 검증 인프라 활성화 사업’ 추진을 위한 협약식과 현판식 등을 개최하며, ‘차별화된 반도체 설계 인재양성을 위한 설계검증 서비스’의 본격 착수를 알렸다. 이는 윤석열 대통령이 작년 6월 국무회의에서 “반도체 산업은 우수한 인재를 키워내는 것이 핵심이므로, 전 부처가 인재양성을 위해 특단의 노력을 기울여 달라”는 지시에 대한 후속 조치 중 하나이다.

반도체 설계 전공 학부생・대학원생은 이 서비스를 통해 올해부터 자신이 설계한 칩(Chip)을 제작하여 검증할 수 있는 기회가 생겼다. 학생들이 설계한 반도체 칩의 제작을 신청하면, 한국전자통신연구원・서울대학교・대구경북과학기술원이 운영하는 반도체 팹(Fab)에서 500nm CMOS(상보형 금속 산화막 반도체) 기술을 이용한 반도체 칩이 제작되고 패키징 되어 설계를 수행한 학생에게 제공될 예정이다. 이를 통해 학생들은 자신의 칩(Chip)이 설계한 대로 동작하는지 직접 측정 및 분석을 통해 검증할 수 있게 된다.

그 간 반도체 설계를 공부하는 학부생을 위한 칩 제작 기회는 사실상 없었다. 석・박사 과정의 대학원생도 주로 상용 파운드리에서 칩 제작을 의뢰하고 있는 상황이다. 하지만 이마저도 비싼 가격과 오랜 대기시간, 부족한 피드백 등의 한계가 있어 대다수의 학생들이 칩 제작 기회를 갖기 어렵다. 또한, 전문 파운드리에서 제공하는 피디케이(PDK, Process Design Kits)는 설계자가 알아야 하는 정보로 학생들이 배워야 한다. 그러나 피디케이(PDK)는 비밀유지계약 하에서 제공되기 때문에, 학부생들에게 제공되기 어렵고 수업에서도 사용되기 어렵다.

이러한 이슈들을 해결하기 위해 국내에서 최초로 시도하는 내 칩(My Chip) 제작 서비스는 국내 공공 팹(Fab)을 활용하여 학부생・대학원생에게 무료로 신속하게 칩을 제작해주고, 관련 사항을 빠르게 피드백할 수 있는 체계로 추진된다. 과기정통부는 본 사업이 실전 역량을 갖춘 설계 인재를 양성하는 매우 실효적인 교육 모델이어서 적극 지원한다는 방침이다.

학생들을 위한 반도체 설계 검증서비스는 지난달 5월 사업 참여기관이 확정되었으며, 서비스 준비를 거쳐 올해 4/4분기에 시범 서비스를 1회 제공할 예정이다. 향후 24년부터 27년까지 4년 간 매년 6~12회* 이상의 설계검증 서비스를 제공하는 것을 목표로 하고 있다. 이를 토대로 앞으로 매년 500~1,000명 이상의 설계 전공 학생들이 칩 제작 혜택을 받을 수 있을 것으로 예측된다.

* 2023년 : 1회 제공, 2024~2025년 : 6회 이상, 2026~2027년 : 12회 이상

과기정통부 이종호 장관은 “반도체 기술패권 경쟁이 치열한 상황에서, 반도체 인재 양성은 매우 중요하다.”면서 “우리나라가 보다 효율적으로 시스템 반도체 경쟁력을 확보하기 위해서는 경쟁국과 차별화된 방안을 적극적으로 도입해야 한다면서, 동 사업이 그런 사업 중의 하나로 이를 통해 뛰어난 인재가 양성될 수 있도록 최선을 다하겠다”고 밝혔다.

참고로 올해 실시하는 설계검증 시범 서비스를 받고자 희망하는 반도체 설계 분야 학생 및 교수들은 국가나노인프라협의체에 문의(담당 : 김종석 대리, jongseok.kim@kion.or.kr)하면 된다.

담당 부서	기초원천연구정책관	책임자	과 장	이은주	(044-202-4540)
	원천기술과	담당자	사무관	허 관	(044-202-4548)
관련 기관	국가나노인프라협의체	담당자	대 리	김종석	(042-719-9131)

붙임1		반도체 설계검증 서비스 현장 방문 계획(안)

□ 추진 배경

ㅇ 차별화된 반도체 설계인재 양성을 위해 6인치 공공・대학 팹(Fab)을 활용한 설계검증(MPW) 서비스가 본격 착수됨에 따른 현장 의견 수렴

□ 방문 개요

ㅇ (일시/장소) ’23.6.1(목) 15:30~17:00 / 한국전자통신연구원(ETRI)

ㅇ (주요내용) ①참여 기관 업무협약식(MoU) ②반도체 설계검증 센터 현판식, ③설계검증 서비스 착수 간담회

ㅇ (참석자) 반도체 설계검증 인프라 활성화 사업 주요 관계자 등 18명

구분	주요 참석자
과기정통부	장관, 기초원천연구정책관, 원천기술과장
사업 참여기관	한국전자통신연구원(방승찬 원장), 서울대학교(김성규 교육부총장), 대구경북과학기술원(국양 총장), 국가나노인프라협의체(이경엽 사무국장)
사업 수요기관	중앙대학교(백광현 교수), 창원대학교(김영희 교수), 강원대학교(김정범 교수)

□ 방문 일정(안)

시 간		행 사 내 용	비 고
15:30~15:40	(‘10)	- 한국전자통신연구원 도착 후 사전 환담	1동 3층
15:40~16:45	(‘65)	- 한국전자통신연구원 현황 보고(‘10) 반도체설계검증인프라활성화 사업 보고(’10) ETRI-서울대-DGIST 업무협약 체결(‘5) 설계검증서비스 착수 간담회(’40)	1동 3층
16:45~16:50	(‘05)	- 3동으로 이동	-
16:50~17:00	(‘10)	- 현판 제막식 및 전달식(기념촬영)	3동 1층
17:00~		- 현장방문 종료	-

붙임2		반도체 설계검증 서비스 운영 계획(안)

□ 1차년도(2023년)

○ (기반) 3개 기관 간 표준 공정/소자 기술 확보와 공통 PDK 구축

○ (서비스) 첫 해는 PDK*가 이미 구축된 한국전자통신연구원에서 설계검증 시범 서비스(TEST MPW) 1회 지원(백업 LOT 추가 진행) 예정

* 프로세스 디자인 키트 ; 반도체 제작자(파운드리)가 설계자(팹리스)에게 제공하는 반도체 제조공정 관련 데이터 베이스로 설계를 위해 반드시 필요

○ (추진체계) MPW 지원 대상 선발, 사업운영, 기술사항 등을 자문・심의할 ‘기술자문위원회’를 산・학・연 중심으로 별도로 구성

□ 2차년도 이후(2024~2027년)

○ (기반) 3개 기관 간 표준 공정/소자 기술 및 공통 PDK 공유 완료

○ (서비스) 年 6회 이상*의 MPW 제작 지원(백업 LOT 추가진행, ’26년 이후부터 年 12회 이상의 MPW 제작 지원)

○ (체계) 상시적이고 안정적인 MPW 지원을 위해 참여 대학을 모집하여 관리하며, 정기적인 의견 수렴 및 피드백 제공

<반도체 설계검증 지원 예상 대학 (전국 73개교)>

서울 (17개교)
건국대학교	고려대학교	광운대학교	국민대학교	동국대학교(서울)
서강대학교	서울대학교	서울과학기술대학교	서울시립대학교	숭실대학교
연세대학교	중앙대학교	한성대학교	한양대학교	홍익대학교
세종대학교	이화여자대학교
경기, 인천 (13개교)
가천대학교	경희대학교	단국대학교	명지대학교	성균관대학교
수원대학교	아주대학교	평택대학교	한국외국어대학교	한양대학교(ERICA)
인하대학교	인천대학교	한국항공대학교	선문대학교
강원 (4개교)
강릉원주대학교	강원대학교	연세대학교(미래)	한림대학교
충북 (3개교)
청주대학교	충북대학교	한국교통대학교
충남, 대전, 세종 (10개교)
공주대학교	남서울대학교	순천향대학교	호서대학교	KAIST
고려대학교(세종)	홍익대학교(세종)	한밭대학교	한남대학교	충남대학교
전북 (4개교)
군산대학교	원광대학교	전북대학교	전주대학교
전남, 광주 (4개교)
목포해양대학교	목포대학교	전남대학교	GIST
경북, 대구 (9개교)
경북대학교	금오공과대학교	안동대학교	영남대학교	포항공과대학교
한동대학교	DGIST	대구가톨릭대학교	대구대학교
경남, 부산, 울산 (8개교)
경상국립대학교	부산대학교	창원대학교	UNIST	동의대학교
부경대학교	한국해양대학교	울산대학교
제주 (1개교)
제주대학교

○ (운영계획) MPW 수요는 국가나노인프라협의체(KION)가 주관하는 나노・반도체 인프라 통합정보시스템과 연계하여 별도 창구 신설 계획(‘24년)

- 공공 팹에서 구축한 공통 PDK를 KION에 전달하며, KION은 MPW 접수 시 설계 학생들에게 PDK를 제공

- MPW 지원 대상 선발은 수요 접수 후 기술자문위원회에서 기술성・공공성・지원의지 등을 기준으로 별도의 심의를 거쳐 선정

- MPW 1회당 25개 팀 이상으로 구성하여 서비스를 제공하고, 1개 팀은 1.5mm X 1.5 mm 단위 칩 면적 활용이 가능(年 6회 기준 500~600명 내외 혜택)

○ 공공 팹에서는 제작된 칩을 별도의 용역을 통해 패키징 공정한 개별 칩을 학생에게 제공